

CoWoS與SoIC共構台積電先進封裝護城河 藉深度整合強化系統級封裝優勢

2026/06/09-IC製造- 鄭敬霖



DIGITIMES觀察，2.5D/3D先進封裝已成為2026~2030年全球半導體發展的重點核心技術，台積電主導產業技術走向，其中，CoWoS作為先進封裝的主力技術，將持續提升封裝尺寸滿足客戶的系統級封裝需求，並銜接至CoPoS的次世代方案；3D封裝的SoIC技術已邁入商用化，預計2027~2028年擴增產能就位並開始放量，並透過2.5D/3D平台整合，除推動AI高階晶片發展，也更進一步擴展台積電的護城河。

2.5D與3D封裝作為先進封裝的核心技術，有效提升晶片的系統效能，並結合先進製程滿足半導體摩爾定律的演進。從封裝結構來看，2.5D封裝引入中介層作為載體，透過高密度的布線，強化水平層面的晶片整合。3D封裝則以混合鍵合在內的關鍵技術為主體，提供晶片組互聯的垂直通道，以金屬與金屬間的緊密貼合提供上下晶片組間的低延遲、高頻寬密度傳輸，實現真正的系統級單晶片化。

台積電CoWoS為提供大尺寸、高布線密度及異質整合的2.5D封裝平台，2024年以前，主要採用高規格矽中介層為核心的CoWoS-S作為主要解決方案；然而在封裝尺寸面臨極限的背景下，2025年後逐步將重心轉往以RDL中介層搭配矽橋的CoWoS-L，並以NVIDIA為主要客戶。至2030年，次世代的CoPoS封裝平台有望接棒，惟大面積的基板翹曲及製程均勻度等技術課題仍存，有待後續突破。

SoIC作為台積電3D封裝的核心技術，採用混合鍵合提供晶片間的高密度垂直連線，極大程度縮短晶片互連間距並降低訊號延遲，惟過往因良率及成本表現有待提升加上終端應用需求尚未就位造成滲透率較低，但台積電預計於2027~2028年逐步加速放量，滿足高階AI晶片的需求，並與CoWoS等先進封裝技術整合，從系統層級提升晶片效能。

2.5D與3D封裝為先進封裝的技術核心 提供水平整合與垂直串聯路徑

半導體產業長期追隨摩爾定律發展，透過電晶體尺寸的微縮，提升單一晶片效能。但伴隨微觀物理極限的漸趨逼近，晶片製程微縮難度與成本急遽提升的同時，更帶來漏電、發熱、雜訊傳播等非理想效應。在此背景下，產業重心從單純的晶片製程提升，轉向推動封裝結構變革。藉由先進封裝技術突破單一晶片的尺寸限制，實現更緊密的異質整合並極大化傳輸速率，從系統層級持續滿足摩爾定律的演進。

從封裝結構來看，先進封裝可分為2.5D封裝與3D封裝兩大路徑，2.5D封裝引入中介層(interposer)為整合的核心結構，中介層通常由可以進行高密度布線的矽晶圓或是RDL製成，能將運算晶片與高頻寬記憶體在中介層上進行高密度的整合，藉此進行運算晶片與記憶體的高速、低延遲的資料交換。最終，中介層透過微凸塊(micro bump)或矽穿孔(Through Silicon Via；TSV)將訊號導向底層封裝基板，進而與整體系統架構串聯。

透過中介層的引入，2.5D封裝可實現多層次的晶片設計與異質整合，將具備高頻頻傳輸需求的晶片組緊密配置於中介層，而將通訊需求較低的次要晶片組排列於PCB基板。透過多層次的系統設計，在大幅提升效能的同時，也為系統開發提供極高的系統設計自由度。目前業界最具代表性的技術包含台積電的CoWoS (Chip-on-Wafer-on-Substrate)。

採取垂直堆疊路徑，大幅提升互連(interconnect)密度與電氣性能。藉由混合鍵合(hybrid bonding)技術，晶片之間可以直接金屬對金屬的緊密貼合，使晶片間的傳輸路徑相較傳統微凸塊鍵合技術大幅縮減，實現真正的系統級單晶片化。


但混合鍵合技術對於製程條件與加工技術有極高要求，首先是化學機械研磨(CMP)的精度與品質將直接影響鍵合的良率，表面的潔淨度與平坦度都需要接近前段晶片製程的水準，若出現銅凹陷、汙染或空洞的狀況，將導致電阻上升與可靠度的下降。

同時，混合鍵合也考驗設備在奈米(nm)等級的對位精度，特別是對位介面被隱藏在矽材下方，僅能透過光學檢測設備進行校準與量測，難以進行製程控制。在加熱過程中，材料間的熱膨脹係數(CTE)落差，在產生介面與材料間應力的同時，也可能導致製程缺陷，需透過材料的調整與補償來提升封裝良率。

綜上所述，同為立體封裝的技術路徑，2.5D封裝的技術成熟度仍相對成熟，主要應用於AI加速器與高效能運算等先進晶片的應用；3D封裝以TSV與混合鍵合技術為核心，可執行多層次的堆疊與垂直互連，帶來緊湊的訊號路徑與電氣傳輸，但極度考驗研磨製程、對位精度與材料科學，主要用於高階的CPU與GPU，以及多層高頻寬記憶體(HBM)晶片垂直串聯的新選項。

CoWoS系列技術為台積電先進封裝發展主力

台積電CoWoS為2.5D封裝平台，自2016年開始沿用至今，2026年公布最新的CoWoS發展路線圖，預計在2028年將封裝尺寸擴大至14倍光罩尺寸(Reticle Size)，讓封裝模組能夠整合10個運算晶片與20個HBM，提升系統級效能。



資料來源：台積電，DIGITIMES整理，2026/6

■ CoWoS-S以矽中介層為基礎 提供最高等級的互連密度

CoWoS技術依據中介層材質的差異，發展出三種不同的主流規格，其中，CoWoS-S為最早研發並奠定高階運算晶片封裝基礎的技術，其採用矽中介層作為封裝載體，核心優勢為透過提供極高的I/O密度，使中介層布線的線寬與線距可達到0.4μm以下，規格與性能遠優於其他傳統有機載板(Organic Substrate)，為目前CoWoS三種規格當中，能夠達到最高密度的解決方案。

由於對矽中介層進行加工需要極高精度的微影能力，其製程難度及所需設備已趨近於半導體前段製程要求，因此該技術也構成顯著的技術門檻，致使具備此類精密加工能力與所需設備的晶圓廠(如台積電)方能主導該領域，亦使傳統專業封測代工(OSAT)廠商難以跨越此技術壁壘而進行有效競爭。

提供極短傳輸路徑並大幅降低訊號延遲；再來則是可以透過在矽中介層上加工，藉此製作深溝槽垂直電容，單位容值大的同時也可不佔用晶片面積，能配置於接近處理器核心的位置，提供優秀的訊號解耦效果 (decoupling)，穩定高頻運算時的電壓，並提供有效的雜訊釋放路徑；最後，矽中介層的熱膨脹係數與晶片一致，可以減少冷熱交替所產生的熱應力，避免封裝變形或焊點的失效，確保晶片的封裝良率與運作可靠性。

但CoWoS-S的發展亦有多項限制與課題，首先，矽中介層在尺寸上受制於物理光學的限制，微影設備單次曝光的範圍有限，如果晶片設計的尺寸過大，需要經過光罩拼接進行連續曝光，但拼接處對位精度要求極高，伴隨拼接次數的增加，出錯機率將呈幾何倍數提升。

其次，晶圓生產難免存在微小缺陷，在晶片製程當中會將其剔除，但超大面積的矽中介層中，一個微小的塵埃或缺陷就可能導致整片巨大的矽中介層報廢，大幅影響良率。

最後，應力與翹曲問題也需克服，矽中介層需要安裝在大型的有機封裝載板上，但熱膨脹係數差異過大時，可能導致封裝翹曲，且可能在封裝過程中因為機械應力發生碎裂。因此目前CoWoS-S的封裝尺寸停留在3.3倍光罩，並進一步投入CoWoS-R與CoWoS-L的研發。

目前CoWoS-S主要採用的核心產品有NVIDIA的H20、H200、B20；超微(AMD)的MI300X、MI325X、MI350；Google的TPU系列及微軟(Microsoft)的Maia 100等。

■ CoWoS-R為大尺寸封裝的低成本解決方案 鎖定成本敏感的終端應用

CoWoS-R則是採用重布線層(RDL)作為中介層，相較於CoWoS-S，CoWoS-R發展的核心邏輯是去矽化，在布線密度等指標上做出一定犧牲，重新平衡成本、大尺寸、可靠性的另一方案。

CoWoS-R為克服矽中介層較脆的缺點，使用有機聚合物搭配銅布線。在此背景下，有機材質具備有更為良好的彈性，能夠吸收封裝過程中的應力防止裂紋傳遞。連線部分採用的是C4 Bump連結至封裝基板。

在台積電引領的先進封裝版圖中，CoWoS-S與CoWoS-R代表兩種截然不同的戰略路徑。相較於採用昂貴矽中介層的CoWoS-S，CoWoS-R的核心優勢在於成本結構的優化，透過有機重布線層取代矽基材，使其能鎖定對成本高度敏感的終端應用。

由於構成RDL層的有機聚合物具備較低的彈性模數，其材料特性較矽中介層更為柔軟，可有效吸收封裝過程中因熱膨脹差異產生的應力。這種應力緩衝機制使大型封裝在經歷熱循環時，能大幅降低裂紋或焊點失效的風險，進而支撐比CoWoS-S更大的封裝面積；此外，由於有機絕緣材料的介電常數較低，能顯著減少高頻訊號傳輸時的寄生電容與基板損耗，讓CoWoS-R在高頻通訊應用中展現出更優異的訊號完整性。

然而，CoWoS-R的技術優勢也伴隨著物理極限上的侷限，布線密度的落差，使其在高階運算領域的表現仍遜於CoWoS-S系列。儘管研發技術持續精進，但CoWoS-R目前線寬與線距約可達到2μm，相較矽中介層0.4μm的布線精度具有顯著落差，針對需要高密度互連需求的運算晶片與HBM互連上，存在巨大的效能差距。

同時，有機材質的熱傳導係數遠低於矽，對發熱量巨大的AI晶片而言，也加重系統熱管理的負擔；最後，受限於材料特性，CoWoS-R無法像矽中介層提供垂直的高容值深溝槽電容，若要設計同樣的被動元件，須佔用更大的布線面積，對精密系統設計構成更大挑戰。

總體而言，CoWoS-R在高階運算晶片上，仍難以與CoWoS-S系列競爭，在散熱能力、布線密度及伴隨的訊號傳輸總頻寬、電容等被動元件的使用面積等關鍵效能上具顯著落差。CoWoS-S系列在滿足此類需求上，具有顯著的性能優勢。但CoWoS-R的市場定位明確傾向較為重視成本的中階AI產品、網路通訊晶片及工業或車用環境

目前市面上使用CoWoS-R的產品主要有AWS的Trainium與Trainium2，並使用於自有的資料中心。

■ CoWoS-L為次世代的大面積解決方案

CoWoS-L結合CoWoS-S與CoWoS-R的技術路徑，為滿足更大封裝需求，但要彌補CoWoS-R在布線密度上的不足，因此在RDL中介層當中，嵌入具備密集傳輸線路的矽橋晶片當作解決方案。

CoWoS-L在中介層的底部仍採取RDL的結構，但在運算晶片與記憶體，或是兩個不同的ASIC之間，需要高速傳輸的關鍵對接處，埋入微小的矽橋晶片，藉此提升特定晶片間的傳輸頻寬，在提升互連速度與效益的同時，也能控制封裝成本。

CoWoS-L的主要的核心優勢有三，首先，相較於CoWoS-S方案可以有效突破封裝物理尺寸的限制，由於省略矽中介層，透過RDL的拼接，CoWoS-L的封裝面積可以達到3.3倍光罩以上，於2026年已可量產5.5倍光罩尺寸的CoWoS-L方案。

此外，由於只在局部傳輸使用矽橋，意味著無需承擔製作超大片矽中介層時可能產生的缺陷與良率風險，且RDL的良率控制相較於純矽更為容易；最後，在關鍵的訊號傳輸路徑上，可以保有矽的高布線密度與低訊號損耗，使CoWoS-L封裝模組在效能表現上與CoWoS-S系列接近或更進一步提升。


但CoWoS-L依然存在許多技術課題與研發挑戰，首先是組裝的精度極高，要在RDL層中精確的埋入微小矽橋，並確保上方晶片的微凸塊可以同時精準的對齊矽橋與RDL，對封裝機台的精度與壓合技術是巨大挑戰；其次，在熱膨脹係數上，不同材料的介面之間由於熱膨脹係數不同，容易出現應力落差導致斷裂或是翹曲；第三，在CoWoS-L的製程中，混合RDL、矽橋與有機載板三種材質，在製程上，確保此類拼圖式的構造不會分層或斷裂也是核心技術瓶頸。

在AI持續蓬勃發展的背景下，系統等級的效能提升仰賴三大技術指標的平衡性，分別是單晶片的效能、封裝為晶片提供的互聯密度與頻寬、透過封裝尺寸擴大帶來的系統級整合。單晶片的效能仰賴晶片製程的持續突破，封裝則是重點改善互連密度與尺寸，而互連的密度目前的最佳方案是矽中介層的精密布線，但伴隨布線密度提升，可能帶來更為嚴峻的寄生電容效應，因此，先進封裝的重點紛紛轉向提升封裝尺寸。

而在CoWoS-S的封裝尺寸無法提升的背景下，CoWoS-L成為CoWoS系列在系統效能持續突破下，重點改善與投入的技術路徑。CoWoS-L在封裝尺寸及互連密度上達到CoWoS三大技術規格中最佳的平衡點，亦是台積電在2030年以前，CoWoS持續突破的投入方向，目標為在2028年達到14倍光罩的封裝尺寸。

目前採用CoWoS-L封裝的產品為NVIDIA的B200、GB200、B300、GB300、VR200、VR300，為目前重點供應NVIDIA先進產品的項目別。

CoWoS各方案比較分析

			
中介層	矽中介層	RDL	RDL+矽橋
單位成本	最高	最低	略低於CoWoS-S
性能	最高	最低	與CoWoS-S相近
線寬/線距	0.4μm/0.4μm	2μm/2μm	2μm/2μm(RDL) 0.5μm/0.5μm(矽橋)
封裝尺寸	3.3倍光罩(極限)	5.5倍光罩(現況)	5.5倍光罩(現況)
關鍵趨勢	矽中介層之高精度特性以及TSV為優勢，但封裝尺寸為硬傷，預計漸趨減少使用。	介於兩大方案間，但效能不及的同時，成本競爭力不如InFO，因此關注度較低。	由於封裝尺寸的重要優勢，在2024年後成為發展重心。

CoPoS為台積電次世代2.5D封裝備選方案 但均勻度與翹曲問題待解

由於系統級封裝(System in Package ; SiP)的尺寸因應運算效能需求而持續擴張，追求在單一模組上整合更多記憶體與運算單元，提升系統效能。傳統在圓形晶圓上進行晶片整合的製程，伴隨模組封裝面積增大，邊角材料浪費也使封裝成本面臨挑戰。為因應此趨勢，面板級封裝(Panel-Level Packaging ; PLP)成為發展焦點，台積電也因而將面板級的CoPoS (Chip-on-Panel-on-Substrate)定位為CoWoS的次世代技術路徑。

以方形的玻璃或藍寶石面板取代傳統圓形晶圓作為封裝載體，不僅能極大化RDL布線層的建構效率，更大幅提升載具(carrier)的利用率，並降低單次封裝的材料損耗。這項技術目前已成為台積電CoWoS架構的次世代轉型方向，透過面板級載具的引入，使CoWoS突破現有圓形晶圓的封裝尺寸瓶頸，進一步支持封裝尺寸大型化的發展路徑，以支撐未來更複雜的系統級AI晶片整合需求。

目前CoPoS所遇到的難題中，均勻度與翹曲問題為最大挑戰，許多能在圓形晶圓執行的製程，在面板級製程當中需更換或調整。在均勻度控制上，傳統的圓形載具具有優秀的中心對稱性，邊緣與中心的距離相同，放射狀特性使受力與應力分布上比方形載具結構趨於一致，在模擬與良率控制上也相對容易。以常見的旋轉塗佈製程為例，透過將基板高速旋轉，離心力從中心向外均勻放射，使每一點的切線速度與流體路徑保持一致，從而產生極佳的均勻膜厚。

而方形面板的形狀則使均勻度控制存在難題，在面積部分，四個對角的存在破壞了對稱性，導致流場分布不均，方形的角在塗佈時產生擾動，導致邊緣膜厚的堆積不均勻，難以精準塗佈；角落的線速度也高於邊緣的中點，導致化學液體的揮發速度不一，影響平坦度。

翹曲問題則在大型面板結構中更為嚴重，在圓形載板中，應力分布呈現圓周對稱，在材料受熱膨脹時，內外應力會均勻向外推，翹曲通常呈現規則的球面狀，在設備上也較容易進行補償。方形載具則存在有應力的集中點，方形基板的四個對角，應力分布會發生突變導致應力集中，導致翹曲也不是單純的球面，而是扭曲或馬鞍型，藉由設備或其他材料補償難度相對也較高。

原訂CoPoS在2028年量產，但目前由於均勻度與翹曲率仍需克服，因此，量產時程將推遲至2029~2030年。

台積電3D封裝以混合鍵合的SoIC-X為主力 提供技術護城河

台積電3D封裝為SoIC (System-on-Integrated-Chips)，用於Die-to-Die、Die-to-Wafer與wafer-to-Wafer的垂直堆疊，提供更高密度的整合需求。SoIC自2019年開始進行研發，並於2023年量產，最早試驗於7奈米晶片堆疊，台積電預計於2029年提供A14對A14的SoIC方案。

依照晶片間的鍵合形式，SoIC還可進一步細分為SoIC-X與SoIC-P兩大版本，差異在垂直堆疊的連線形式，SoIC-X採用的是無凸塊(Bumpless)方案，以混合鍵合為主，用於最高階的晶片3D封裝製程；SoIC-P則是以3D TSV搭配微凸塊為主體，封裝成本較低，但連線密度以及連線間距皆不及SoIC-X方案。

SoIC兩大方案比較




	SoIC-P	SoIC-X
連線形式	μBump	Hybrid Bonding
晶片間距	30μm	小於10μm
頻寬密度	1.0X	約200X
功耗	1.0X	0.05X

在應用範圍上，過往雖然也將SoIC等3D封裝導入高階雲端AI加速器或伺服器CPU，但仍未成為AI晶片主流封裝技術；然而，伴隨運算核心數、記憶體頻寬與I/O連結密度的需求激增，SoIC成為後續高階AI/HPC晶片、高頻寬記憶體(HBM)重要的封裝解決方案。

HBM的本質為多層記憶體的垂直疊加，既有製程採用3D TSV加微凸塊進行封裝，但受限於凸塊本身約15 μ m的物理高度，在堆疊過程中會使HBM模組高度快速飆升；然而，HBM本身受到JEDEC固態技術協會的技術規範限制，對於記憶體封裝總高度有嚴格規範，進而限制HBM的堆疊層數與效能極限。

相較之下，SoIC-X採用混合鍵合技術，在層與層之間進行銅對銅的直接接合，接合界面高度幾近於零，這使得系統能在完全不增加額外高度的前提下，順利堆疊16層甚至24層以上的DRAM，同時讓單層晶圓維持在具備結構強度的安全厚度，有效提升記憶體效能並緩和晶片過薄的物理衝突。

混合鍵合製作流程示意圖



資料來源：DIGITIMES整理，2026/6

共同封裝光學(Co-Packaged Optics；CPO)的光學引擎(optical engine；OE)是將電子晶片(EIC)與光子晶片(PIC)進行異質整合，儘可能縮短EIC與PIC傳輸距離，並微縮OE封裝尺寸，以提升傳輸速率並降低損耗。由於光電轉換需要極高的傳輸速率，若採用傳統橫向的平面布線方式，其產生的寄生電容與訊號損耗極易限制效能並帶來雜訊。

為突破此物理瓶頸，目前台積電的光學引擎COUPE架構即採用SoIC-X技術，將EIC與PIC透過垂直方式進行混合鍵合，建構出3D封裝結構，致使上下層晶片間的光電傳輸路徑達到最大幅度縮短，在顯著降低功耗的同時，亦為系統帶來超高頻寬。

儘管SoIC相較於CoWoS及各類2D/2.5D先進封裝技術具備提升系統性能上的優勢，但目前滲透率仍低，這主要可歸咎於兩大核心原因，包括良率與成本的挑戰及終端需求尚未全面爆發。

在良率與成本議題上，SoIC製程需滿足極其嚴苛的技術條件。首先，晶圓表面必須透過極精準的打磨，以符合極高的平整度與潔淨度要求，這對無塵環境與化學機械平坦化(CMP)加工提供了嚴苛標準；其次，在晶片設計與對準上，SoIC必須嚴格控制TSV帶來的寄生電容與訊號串擾，且上下兩層晶圓的對位精密度更須達到次微米級。上述技術門檻將影響SoIC的良率與成本，降低客戶採用意願。

其次，雖然SoIC的效能表現優秀，但對現行多數主流應用而言仍存在效能過剩的問題。目前僅有極少數頂級AI加速器與CPO架構才具有導入此類前瞻技術的需要，但整體應用生態仍在發展初期。

但台積電嘉義AP7先進封裝廠區中，P2廠使用CoWoS技術，預計於2026年正式進機，規劃月產能約1.2萬片；加上後續嘉科二期的產能支援，以及竹南廠現有的1萬片月產能，SoIC的供給總量將迎來快速成長。伴隨硬體生態接軌，預計2027~2028年將成為SoIC產能與應用的快速成長期。



資料來源：台積電，DIGITIMES整理，2026/6

結語：CoWoS仍是台積電短、中期先進封裝主力方案 CoPoS與SoIC將為長期技術護城河

DIGITIMES觀察，CoWoS在長期發展藍圖中，仍居於技術主力地位，訂單目前已一路滿載至2028年，且製程良率已高達98%以上，具備高良率與大產能的雙重優勢，為現階段先進封裝的重中之重。此外，CoWoS在台積電先進封裝的定位並非單一技術，而是做為封裝平台，扮演著向上整合SoIC、向下連結多元先進封裝技術的關鍵角色。

台積電先進封裝核心技術整合示意圖



資料來源：台積電，DIGITIMES整理，2026/6

在中長期的技術演進中，CoWoS的核心重點在於持續擴大封裝面積，以支撐更大規模的系統級封裝應用，並預期在2027年將封裝尺寸推升至9.5倍光罩面積。然而，隨著尺寸劇烈放大，是否可以順利達成9.5倍光罩尺寸的RDL中介層，以及如何在維持封裝高良率的同時，有效克服大面積封裝因熱膨脹係數差異所引起的翹曲課題，將是製程上的關鍵挑戰。

此外，雖然台積電正極速擴產，但產能提升速度短期內仍難以完全滿足AI晶片的爆發式需求，先進封裝領域的其他競爭業者也加入追趕，如近期英特爾(Intel)便積極以其EMIB先進封裝技術爭奪相關訂單，預期將對未來的先進封裝競爭格局帶來實質變動。

DIGITIMES觀察，預計在2030年後，CoWoS的次世代技術CoPoS將進入量產，並與既有的CoWoS平台形成互補式的技術結構。CoPoS的核心優勢在於超大面積封裝應用中，透過「以方代圓」的基板型態大幅提升材料利用率，進而將大面積封裝的生產成本優化至具備實質商用價值的程度。

然而，為了解決大尺寸所面臨的翹曲難題，新一代載具材質如玻璃、陶瓷的導入與製程成熟仍需要相當時間。此外，製程中如何克服大面積塗佈的均勻度及微影、蝕刻等設備的加工調校，皆是當前仍未有充分解方的技術課題。因此，CoPoS雖具備極高的市場討論熱度，但現階段的實質商用化能力尚未正式發酵。

最後，在SoIC的部分，其發展核心主要著重於與CoWoS平台的縱向整合。SoIC提供邏輯晶片之間，或是邏輯晶片與SRAM之間的垂直整合路徑，能最大化晶片間的傳輸效率並極致降低延遲，與CoWoS的水平延伸平台形成「由縱到橫」的互補發展優勢。

致初期滲透率較低。不過，隨著硬體生態接軌與先進製程推進，預計在2027 ~ 2028年間，SiC將迎來顯著的產能提升，並全面應用於次世代的N2P製程中，迎來真正的市場爆發期。



為協助我們做得更好，請幫我們評分 😊

非常不重要

非常重要

請問這篇報告主題的重要性：

5

▼

1

10

沒有幫助

非常有幫助

請問這篇報告內容對工作的幫助：

5

▼

1

10

送出評分

相關報告

- [OFC展會觀察 CPO從技術狂熱回歸量產課題討論 反映業者更務實布局中長期商機](#)
- [扇外型封裝面對更大面積封裝與更多應用 Foundry與OSAT提供多元解決方案因應](#)
- [CPO商轉倒數 台廠生態系積極應對技術挑戰 強化先進者優勢](#)

關鍵字

☐ 台積電

☐ 記憶體

☐ 光罩

☐ 3D封裝

☐ 封裝

☐ CoWoS

☐ HBM

☐ AI

☐ 先進封裝

☐ 混合鍵合

☐ 翹曲

加入已選取到「關鍵字追蹤」 什麼是「關鍵字追蹤」

熱門報告 - Research

- 1

[產銷調查：Agentic AI引爆通用型機種需求 2Q26全球伺服器出貨將破500萬台大關](#)
- 2

[產銷調查：CPU運算力躍升AI要角 全球伺服器2026年出貨將顯增19.2%](#)
- 3

[解決銅導線在訊號高速傳輸瓶頸 IC製造業者將以矽光子與CPO技術突圍](#)
- 4

[產銷調查：受中東戰事及整機價格調漲影響 2Q26全球NB出貨季增僅4.4%](#)
- 5

[2026/2 NB產業觀察：春節期間產能銳減且零組件短缺問題持續 五大NB品牌出貨月減5%](#)



精準觸及核心族群

最近瀏覽報告

- 1 [展會觀察：COMPUTEX 2026 Agentic AI驅動伺服器設計方向 運算、儲存、互連皆有重點](#) (2026/06/29)
- 2 [Auracast帶動藍牙音訊升級 公共廣播直連個人裝置推升消費電子輔聽市場動能](#) (2026/06/29)
- 3 [電晶體製造技術與材料將續推進未來十年先進製程發展藍圖](#) (2026/06/29)
- 4 [展會觀察：COMPUTEX 2026 AI解熱需求持續爆發 液冷供應鏈進入規格整合](#) (2026/06/29)
- 5 [展會觀察：COMPUTEX 2026 AI互連跨入多機櫃Fabric 光銅分工牽動三大晶片廠布局](#) (2026/06/29)
- 6 [展會觀察：COMPUTEX 2026 Agentic AI執行力成PC展出重點 PC品牌業者推新主流機款備戰2026年下半年](#) (2026/06/29)
- 7 [CoWoS與SolC共構台積電先進封裝護城河 藉深度整合強化系統級封裝優勢](#) (2026/06/29)
- 8 [液冷需求帶動貨櫃資料中心發展 2026年AI伺服器液冷滲透率有望超過5成](#) (2026/06/25)
- 9 [資料中心光通訊技術競爭日益激烈 2027年XPO量產商機有望後發先至](#) (2026/06/25)
- 10 [CoWoS與SolC共構台積電先進封裝護城河 藉深度整合強化系統級封裝優勢](#) (2026/06/25)
- 11 [AI功能與生態系為南韓兩大業者智慧電視事業聚焦重點](#) (2026/06/25)
- 12 [展會觀察：COMPUTEX 2026 AI風潮帶動節能需求與新興應用 提升AMOLED在PC市佔並擴大電子紙和微顯示器商機](#) (2026/06/25)
- 13 [展會觀察：COMPUTEX 2026 AI風潮帶動節能需求與新興應用 提升AMOLED在PC市佔並擴大電子紙和微顯示器商機](#) (2026/06/24)
- 14 [氫能載具發展重心轉向商用車 公車與重卡為優先應用路徑](#) (2026/06/23)

產業九宮格
科技櫟送門
展會
影音
修訂與更新

- ▼ DIGITIME 櫟能
- 行動・通訊・XR
 - AI・智慧應用・電商物流
 - 航太・衛星・軍工
 - IT・系統供應鏈
 - 光電・顯示・光學
 - 物聯科技・智慧製造
 - 科技政策
 - 圖表

- ▼ 地區
- 東亞/中國
 - 國際
 - 圖表

報導櫟見
影音
商情
展會專區

技術櫟見
化合物/功率半導體
Green Tech
EV Focus
新興科技
亞洲供應鏈
智慧製造
智慧家庭
物聯網
寬頻與無線
次世代行動通訊
Cloud
電腦運算
伺服器
行動裝置與應用
智慧穿戴
CarTech
IC設計
IC製造
顯示科技與應用

白雲櫟見
雲端 & 資安
產品 & 研發
AI & 創新
其他
AI EXPO Taiwan

白雲櫟見
科技櫟送門
科技產業報訂閱
訂閱DIGITIME行動版
整合行銷服務
人才招募
聯絡我們

下載新聞App

